ESD设计与综合

随着半导体工艺持续迭代、芯片集成度不断提升，静电放电（ESD）已成为威胁集成电路可靠性与成品率的关键隐患，其对芯片造成的击穿、闩锁、性能衰减乃至永久性失效，直接影响产品良率、成本与市场竞争力，是半导体设计、制造、封装测试全流程中必须重点防控的核心问题。
本书作者Steven H.Voldman博士是ESD领域首位IEEE会士，拥有近30年IBM、台积电等顶尖芯片企业实战经验，手握210余项美国专利，是ESD与闩锁防护领域的公认权威，本书正是其经典著作《ESD: Design and Synthesis》的中文翻译版。本书以贴近工程实操的独特脉络，系统传授半导体芯片ESD设计的核心方法，摒弃传统讲解模式，聚焦版图布局、电源轨网络、信号引脚解决方案等关键环节，兼具前沿理念与稀缺内容。书中收录DRAM、SRAM等多类芯片的真实实例，还补充了同类书籍未涉及的电源总线结构、保护环等核心话题，实用性极强。本书适合需要学习和参考ESD相关设计的工程师，以及微电子学、集成电路设计等专业的高年级本科生和研究生阅读。
本书特点如下：
1.权威作者，业界标杆:ESD领域首位IEEE会士Steven H.Voldman博士执笔，近30年顶尖芯片企业实战经验，拥有210余项美国专利，是ESD与闩锁防护领域公认权威。
2.实战思路，贴合工程：首创自顶向下的ESD设计脉络，从平面布局、电源网络到保护环形成完整流程，更贴近真实设计团队工作方法，实用性远超传统教材。
3.内容稀缺，填补空白：系统讲解同类书籍未深入的电源总线结构、保护环设计与全芯片版图集成，平衡设计综合、版图工程与校验全环节。
4.海量实例，覆盖全面：收录DRAM、SRAM、微处理器、图像处理芯片、混合电压/混合信号等大量真实芯片案例，可直接借鉴用于项目落地。

本书是Steven H. Voldman博士所著的ESD: Design and Synthesis的中文翻译版。本书的目的在于教会读者半导体芯片上ESD设计的“艺术”。全书的线索按照如下顺序：版图布局、结构、电源轨及电源轨的ESD网络、ESD信号引脚解决方案、保护环还有一大批实现的实例。这条线索同其他已公开的大部分相关资料不同，但却更贴近实际团队在实现ESD设计过程中所采用的方法。除此之外，本书还介绍了当下处于热议的许多结构和概念。同时还展示了如DRAM、SRAM、图像处理芯片、微处理器、混合电压到混合信号应用，以及版图布局等实例。最后，本书还介绍了其他资料中尚未讨论过的话题，包括电源总线结构、保护环、版图布局。
本书适合需要学习和参考ESD相关设计的工程师，或需要学习ESD相关知识的微电子学和集成电路设计等专业高年级本科生和研究生阅读。

Steven H. Voldman博士由于在CMOS、SOI和SiGe工艺下的静电放电（ESD）保护方面所作出的贡献，而成为ESD领域的第一位IEEE会士。
他于1979年在布法罗大学获得了工程学学士学位；并于1981年在麻省理工学院（MIT）获得了电子工程硕士学位；以后又在MIT获得第二个电子工程学位（工程硕士学位）；1986年他在IBM的驻地研究员计划下从佛蒙特大学获得了工程物理学硕士学位，并于1991年从该校获得了电子工程博士学位。
他在IBM开发团队工作已达25年，主要致力于半导体器件物理、器件设计和可靠性［如软失效率（SER）、热电子、漏电机制、闩锁和ESD］的研究工作。Voldman博士参与闩锁技术的研发已有27年之久。他的工作主要针对用于双极型SRAM、CMOS DRAM、CMOS逻辑、SOI、BiCMOS、SiGe、RF CMOS、RF SOI、智能电源和图像处理技术中的工艺和电路设计的研究。在2008年，他成为奇梦达DRAM开发团队的一员，从事70nm、58nm和48nm CMOS工艺的研究。同年，他成立了一个公司，并作为台积电45nm ESD和闩锁开发团队的一部分在其总部中国台湾省新竹市工作。目前他作为ESD和闩锁研发的高级首席工程师效力于Intersil公司。他在ESD和CMOS闩锁领域获得了210余项美国专利。

出版说明
作者简介
译者序
原书前言
原书致谢
第1章?ESD设计综合
1.1?ESD设计综合与系统结构流程001
1.1.1?自顶向下的ESD设计001
1.1.2?自底向上的ESD设计002
1.1.3?自顶向下的ESD设计—存储器芯片003
1.1.4?自顶向下的ESD设计—ASIC设计系统003
1.2?ESD设计—信号通路和备用电流通路004
1.3?ESD电路和原理图结构思想005
1.3.1?理想的ESD网络和直流电流-电压设计窗口006
1.3.2?ESD设计窗口006
1.3.3?频域设计窗口下的理想ESD网络008
1.4?半导体芯片和ESD设计方案的映射010
1.4.1?半导体制造商之间的映射010
1.4.2?ESD设计在不同工艺之间的映射011
1.4.3?从双极工艺向CMOS工艺的映射012
1.4.4?从数字CMOS工艺向数模混合CMOS工艺的映射013
1.4.5?从体硅CMOS工艺向绝缘衬底上的硅（SOI）工艺的映射013
1.4.6?ESD设计—由CMOS向RF CMOS工艺的映射014
1.5?ESD芯片结构和ESD测试标准015
1.6?ESD测试015
1.6.1?ESD质量鉴定测试016
1.6.2?ESD测试模型016
1.6.3?ESD特性测试017
1.6.4?TLP测试017
1.7?ESD芯片结构和ESD备用电流通路018
1.7.1?ESD电路、I/O和核心018
1.7.2?ESD信号引脚电路019
1.7.3?ESD电源钳位网络020
1.7.4?ESD轨间电路021
1.7.5?ESD设计和噪声022
1.7.6?内部信号通路的ESD网络023
1.7.7?跨区域ESD网络023
1.8?ESD网络、顺序和芯片结构024
1.9?ESD设计综合—无闩锁的ESD网络025
1.10?ESD设计思想—器件之间的缓冲027
1.11?ESD设计思想—器件之间的镇流028
1.12?ESD设计思想—器件内部的镇流029
1.13?ESD设计思想—分布式负载技术029
1.14?ESD设计思想—虚设电路030
1.15?ESD设计思想—电源去耦031
1.16?ESD设计思想—反馈环去耦031
1.17?ESD版图和布局相关的思想032
1.17.1?设计对称032
1.17.2?设计分段033
1.17.3?ESD设计思想—利用空白空间034
1.17.4?ESD设计综合—跨芯片线宽偏差（ACLV）034
1.17.5?ESD设计思想—虚设图形036
1.17.6?ESD设计思想—虚设掩膜036
1.17.7?ESD设计思想—邻接037
1.18?ESD设计思想—模拟电路技术038
1.19?ESD设计思想—引线键合038
1.20?设计规则038
1.20.1?ESD设计规则检查（DRC）039
1.20.2?ESD版图和原理图（LVS）039
1.20.3?电学电阻检查（ERC）039
1.21?总结和结束语040
习题040
参考文献041
第2章?ESD架构和平面布局
2.1?ESD平面布局设计046
2.2?外围I/O设计047
2.2.1?焊盘限制的外围I/O设计结构047
2.2.2?焊盘限制的外围I/O设计结构—交错I/O049
2.2.3?核心电路限制的外围I/O设计结构049
2.3?在外围I/O设计结构中集成ESD电源钳位单元050
2.3.1?外围I/O设计结构中在半导体芯片拐角处集成ESD电源钳位单元050
2.3.2?在外围I/O设计结构中集成ESD电源钳位单元—电源焊盘051
2.4?在外围I/O设计结构中集成ESD电源钳位单元—主/从ESD电源钳位单元系统051
2.5?阵列I/O053
2.5.1?阵列I/O—片外驱动模块053
2.5.2?阵列I/O四位组结构054
2.5.3?阵列I/O成对结构055
2.5.4?阵列I/O—全分布式056
2.6?ESD架构—虚设总线结构058
2.6.1?ESD架构—虚设VDD总线059
2.6.2?ESD架构—虚设接地（VSS）总线059
2.7?本地电压电源供给结构060
2.8?混合电压结构061
2.8.1?混合电压结构—单电源供给061
2.8.2?混合电压结构—双电源供给063
2.9?混合信号结构064
2.9.1?混合信号结构—二极管065
2.9.2?混合信号结构—CMOS066
2.10?混合系统结构—数字和模拟CMOS066
2.10.1?数字和模拟CMOS结构066
2.10.2?数字和模拟平面布局—模拟电路布局068
2.11?混合信号结构—数字、模拟和RF结构069
2.12?总结和结束语070
习题071
参考文献072
第3章?ESD电源网络设计
3.1?ESD电源网络074
3.1.1?ESD电源网络—ESD设计关键参数074
3.1.2?ESD和备用通路—ESD电源网络电阻的作用074
3.2?半导体芯片阻抗077
3.3?互连失效和动态导通电阻078
3.3.1?互连动态导通电阻078
3.3.2?钛/铝/钛互连失效079
3.3.3?铜互连失效081
3.3.4?互连材料的熔点082
3.4?互连连线和通孔指南082
3.4.1?针对人体模型（HBM）ESD事件的互连连线和通孔指南083
3.4.2?针对机器模型（MM）ESD事件的互连连线和通孔指南084
3.4.3?针对充电设备模型（CDM）ESD事件的互连连线和通孔指南084
3.4.4?针对人体金属模型（HMM）和IEC 61000-4-2 ESD事件的互连连线和通孔指南084
3.4.5?连线和通孔的ESD指标085
3.5?ESD电源网络电阻085
3.5.1?电源网络设计—ESD电源网络输入电阻086
3.5.2?ESD输入到电源网络连接—沿ESD总线的电阻087
3.5.3?电源网络设计—ESD电源钳位到电源网络电阻评估087
3.5.4?电源网络设计—电阻评估089
3.5.5?电源网络设计分布表示091
3.6?电源网络版图设计093
3.6.1?电源网络设计—电源网络的开槽093
3.6.2?电源网络设计—电源网络的分割094
3.6.3?电源网络设计—芯片边角094
3.6.4?电源网络设计—金属层堆叠095
3.6.5?电源网络设计—连线槽和编织状电源总线设计096
3.7?ESD规格电源网络的注意事项096
3.7.1?充电设备模型标准电源网络和互连设计注意事项097
3.7.2?人体金属模型与IEC标准电源网络和互连设计注意事项097
3.8?电源网络设计综合—ESD设计规则检验方法098
3.8.1?电源网络设计分析—应用ESD虚拟设计级的ESD DRC方法098
3.8.2?电源网络设计综合—应用ESD互连参数化单元的ESD DRC方法099
3.9?总结和结束语102
习题102
参考文献103
第4章?ESD电源钳位
4.1?ESD电源钳位106
4.1.1?ESD电源钳位的分类106
4.1.2?ESD电源钳位的设计综合—关键设计参数107
4.2?ESD电源钳位的设计综合108
4.2.1?瞬时响应频率触发元件及ESD频率窗口108
4.2.2?ESD电源钳位频率设计窗口109
4.2.3?ESD电源钳位的设计综合—电压触发的ESD触发元件109
4.3?ESD电源钳位设计综合—ESD电压钳位分流元件110
4.3.1?ESD电源钳位触发条件与分流单元失效111
4.3.2?ESD钳位元件—宽度缩放112
4.3.3?ESD钳位元件—导通电阻112
4.3.4?ESD钳位元件—安全工作区域113
4.4?ESD电源钳位问题113
4.4.1?ESD电源钳位问题—上电与断电113
4.4.2?ESD电源钳位问题—误触发113
4.4.3?ESD电源钳位问题—预充电113
4.4.4?ESD电源钳位问题—充电延迟114
4.5?ESD电源钳位设计114
4.5.1?本地的电源供给RC触发MOSFET ESD电源钳位114
4.5.2?非本地的电源供给RC触发MOSFET ESD电源钳位115
4.5.3?改良的反相器级反馈的ESD电源钳位网络115
4.5.4?ESD电源钳位设计综合—正向偏置触发的ESD电源钳位117
4.5.5?ESD电源钳位设计综合—IEC 61000-4-2响应的ESD电源钳位118
4.5.6?ESD电源钳位设计综合—对预充电与充电延迟不敏感的ESD电源钳位118
4.6?ESD电源钳位设计综合—双极型ESD电源钳位119
4.6.1?应用齐纳击穿触发元件的双极型ESD电源钳位119
4.6.2?应用双极晶体管BVCEO击穿触发元件的双极型ESD电源钳位120
4.6.3?应用BVCEO双极晶体管触发及可变触发串联二极管
网络的双极型ESD电源钳位121
4.6.4?应用频率触发元件的双极型ESD电源钳位121
4.7?ESD电源钳位主/从系统122
4.8?总结和结束语123
习题123
参考文献124
第5章?ESD信号引脚网络的设计与综合
5.1?ESD信号引脚结构127
5.1.1?ESD信号引脚网络的分类127
5.1.2?ESD信号器件的ESD设计综合—关键设计参数129
5.2?ESD输入结构—ESD和引线键合焊盘布局129
5.2.1?ESD和引线键合焊盘的布局与综合130
5.2.2?引线键合焊盘间的ESD结构130
5.2.3?分离I/O和引线键合焊盘131
5.2.4?分离与焊盘相邻的ESD132
5.2.5?ESD结构部分位于焊盘下方134
5.2.6?ESD结构位于焊盘下方和焊盘之间134
5.2.7?ESD电路和RF焊盘集成135
5.2.8?引线键合焊盘下的RF ESD信号焊盘结构138
5.3?ESD设计综合和MOSFET的布局139
5.3.1?MOSFET关键设计参数139
5.3.2?带有硅化物阻挡掩膜版的单个MOSFET142
5.3.3?串联共源共栅MOSFET143
5.3.4?三阱MOSFET144
5.4?ESD二极管的设计综合和版图144
5.4.1?ESD二极管的关键设计参数145
5.4.2?双二极管网络的ESD设计综合146
5.4.3?二极管串的ESD设计综合147
5.4.4?背靠背二极管串的ESD设计综合148
5.4.5?差分对ESD设计综合148
5.5?SCR的ESD设计综合151
5.5.1?单向SCR的ESD设计综合152
5.5.2?双向SCR的ESD设计综合154
5.5.3?SCR的ESD设计综合—外围触发元件154
5.6?电阻的ESD设计综合和布局155
5.6.1?多晶硅电阻设计布局155
5.6.2?扩散电阻设计布局155
5.6.3?p扩散电阻设计布局156
5.6.4?n扩散电阻设计157
5.6.5?埋置电阻158
5.6.6?n阱电阻159
5.7?电感的ESD设计综合161
5.8?总结和结束语162
习题162
参考文献164
第6章?保护环的设计与综合
6.1?保护环的设计与集成166
6.2?保护环的特性166
6.2.1?保护环的效率167
6.2.2?保护环理论—广义双极晶体管的视角168
6.2.3?保护环理论—逃逸概率的视角168
6.2.4?保护环—注入效率169
6.3?半导体芯片划片槽保护环170
6.4?I/O到内核保护环171
6.5?I/O到I/O保护环172
6.6?I/O内部保护环173
6.6.1?I/O单元内部保护环173
6.6.2?ESD到I/O的片外驱动保护环173
6.7?ESD信号引脚保护环174
6.8?保护环元件库176
6.8.1?n沟道MOSFET保护环176
6.8.2?p沟道MOSFET保护环179
6.8.3?RF保护环181
6.9?混合信号电路保护环—数字到模拟181
6.10?混合电压保护环—从高压到低压182
6.11?无源和有源保护环184
6.11.1?无源保护环184
6.11.2?有源保护环184
6.12?槽隔离保护环185
6.13?硅通孔保护环187
6.14?保护环DRC188
6.14.1?内部闩锁和保护环设计规则189
6.14.2?外部闩锁保护环设计规则189
6.15?保护环和计算机辅助设计方法190
6.15.1?内置的保护环190
6.15.2?p-cell保护环190
6.15.3?保护环p-cell的SKILL代码192
6.15.4?保护环电阻计算机辅助设计检查198
6.15.5?保护环调整的后处理方法199
6.16?总结和结束语200
习题200
参考文献202
第7章?ESD全芯片设计—集成与结构
7.1?设计综合与集成206
7.2?数字设计206
7.3?定制设计和标准单元设计206
7.4?存储器ESD设计207
7.4.1?DRAM设计207
7.4.2?SRAM设计211
7.4.3?非挥发性RAM ESD设计212
7.5?微处理器ESD设计213
7.5.1?具有5~3.3V接口的3.3V微处理器213
7.5.2?具有5~2.5V接口的2.5V微处理器215
7.5.3?具有3.3~1.8V接口的1.8V微处理器215
7.6?专用集成电路（ASIC）216
7.6.1?ASIC ESD设计216
7.6.2?ASIC设计门阵列标准单元I/O216
7.6.3?多电源轨ASIC设计系统217
7.6.4?具有电压岛的ASIC设计系统218
7.7?CMOS图像处理芯片设计219
7.7.1?长/窄标准单元的CMOS图像处理芯片设计220
7.7.2?短/宽标准单元的CMOS图像处理芯片设计220
7.8?混合信号结构221
7.8.1?混合信号结构—数字和模拟222
7.8.2?混合信号结构—数字、模拟和RF222
7.9?总结和结束语224
习题224
参考文献225